时隔半年，继“破晓（PoX）”皮秒闪存器件之后，复旦大学集成芯片与系统全国重点实验室集成电路与微纳电子创新学院的周鹏-刘春森团队研发出了“长缨（CY-01）”闪存架构。

它将二维超快闪存器件“破晓（PoX）”与成熟硅基CMOS工艺深度融合，打造了全球首颗二维-硅基混合架构芯片。

相关研究成果以《全功能二维-硅基混合架构闪存芯片》（A full-featured 2D flash chip enabled by system integration）为题，于北京时间10月8日晚间在《自然》（Nature）期刊上发表。

封装后的二维-硅基混合架构闪存芯片（带PCB板）

今年4月，周鹏-刘春森团队于《自然》（Nature）期刊提出“破晓”二维闪存原型器件，实现了400皮秒超高速非易失存储。

这是迄今最快的半导体电荷存储技术，但如何从实验室走向落地成为接下来的难关。

“破晓（PoX）”皮秒闪存器件

团队认为，如果要加快新技术孵化，就要将二维超快闪存器件充分融入CMOS传统半导体产线，因为CMOS技术是当前集成电路制造的主流工艺，产业链非常成熟。

团队前期经历了5年的探索试错，在单个器件、集成工艺等多点协同攻关，尤其是如何将二维材料与CMOS集成又不破坏其性能，成为核心难题。

团队决定从本身就具有一定柔性的二维材料入手，通过模块化的集成方案，先将二维存储电路与成熟CMOS电路分离制造，再与CMOS控制电路通过高密度单片互连技术（微米尺度通孔）实现完整芯片集成。

正是这项核心工艺的创新，实现了在原子尺度上让二维材料和CMOS衬底的紧密贴合，并保证了足够高的良率。

团队进一步提出了跨平台系统设计方法论，包含二维-CMOS电路协同设计、二维-CMOS跨平台接口设计等，并将这一系统集成框架命名为“长缨（CY-01）架构”。

基于CMOS电路控制二维存储核心的全片测试支持8-bit指令操作、32-bit高速并行操作与随机寻址，良率高达94.3％。

它的性能可以碾压目前的Flash闪存技术，首次实现了混合架构的工程化。

下一步，团队计划建立实验基地，与相关机构合作，建立自主主导的工程化项目，并计划用3-5年时间，将项目集成到兆量级水平，期间产生的知识产权和IP可授权给合作企业。

世界首颗二维-硅基混合架构闪存芯片：左侧为半导体晶体管从原型器件到第一款CPU。右侧为二维闪存器件结构、8英寸流片CMOS晶圆、二维-硅基混合架构闪存芯片

二维-硅基混合架构闪存芯片光学显微镜照片

二维-硅基混合架构闪存芯片透射电子显微镜照片

二维-硅基混合架构闪存芯片结构示意图，包含二维模块、CMOS控制电路和微米尺度通孔